電子產(chǎn)品生產(chǎn)中濕度與溫度對靜電防護(hù)的影響

摘要：電子產(chǎn)品因靜電導(dǎo)致?lián)p壞，通常是其內(nèi)部的集成電路被靜電擊穿。了解了集成電路的靜電擊穿情況，為了進(jìn)行有效的防護(hù)，必須清楚什么情況下會產(chǎn)生靜電，以及各種情況下靜電電壓有什么不同。

濕度與溫度對ESD的影響

在實際生產(chǎn)過程中，除上述具體材料及裝備會對電子生產(chǎn)產(chǎn)生靜電威脅外，環(huán)境溫濕度對靜電的影響也非常明顯。其中濕度影響更大。從靜電防護(hù)角度出發(fā)，環(huán)境溫度越低，濕度越大，對靜電的防護(hù)就越有利。

濕度與溫度對靜電放電都有影響。在某一有限空間中，對于含有相同水分的空氣來說，熱空氣更能吸收更多的濕氣，這樣它的相對濕度就更低。也就是說，在同一個大環(huán)境中，溫度較高的區(qū)域會比溫度低的區(qū)域相對濕度更小。

例如，在冬天室外溫度為0℃，且濕度大約為40%，房間內(nèi)溫度達(dá)到22℃時，室內(nèi)的相對濕度可能只有10%左右。在這種情況下，如果室內(nèi)沒有安裝可以補償水分匱乏的加濕器設(shè)施，ESD放電的可能性就會很大。

由于濕度增加則非導(dǎo)體材料的表面電導(dǎo)率增加，使物體積蓄的靜電荷可以更快地泄漏。因此對有靜電危險的場所，在工藝條件許可時，可以安裝加濕器等以提高空氣的相對濕度，消除靜電。一般情況，用增濕法消除靜電的效果是很明顯的。

因此，適度將環(huán)境濕度控制在較大的水平上，可以有效控制靜電的發(fā)生。當(dāng)然，對于某些工藝和測量環(huán)境，例如電子器件的裝配間、精密儀器測量間等，出于控制產(chǎn)品極間短路、漏電等情況的發(fā)生和保證測試結(jié)果準(zhǔn)確性的需要，其濕度不允許過大，通常要求將環(huán)境濕度控制在45%~75%之間。除了這些環(huán)境外，為防止靜電的發(fā)生，建議應(yīng)盡量創(chuàng)造較高的環(huán)境濕度。

在具體的生產(chǎn)中，環(huán)境千差萬別，產(chǎn)生靜電的情況也各有不同，需要具體對待。大多數(shù)情況下，筆者建議，在盡可能提高環(huán)境濕度的基礎(chǔ)上，根據(jù)產(chǎn)品自身的防靜電要求，配備必要的靜電防護(hù)設(shè)施（如防靜電地面、桌椅、工作臺、周轉(zhuǎn)容器等）和靜電防護(hù)用品，（如防靜電工作服、鞋帽等）就可以有效減少靜電損失，提高經(jīng)濟效益。

集成電路技術(shù)的迅速發(fā)展、生產(chǎn)規(guī)模的擴大和集成化程度的提高使靜電放電（ESD）的危害嚴(yán)重影響到電子產(chǎn)品的質(zhì)量和性能。在電子工業(yè)領(lǐng)域，由于ESD的影響，美國每年造成的損失約100億美元，英國每年損失為35億英鎊，日本不合格的電子器件中有70%是由靜電引起。在我國，因靜電造成的損失也很嚴(yán)重。

隨著集成度不斷提高，集成電路的內(nèi)絕緣層愈來愈薄，其互連線與間距愈來愈小，相互擊穿電壓愈來愈低。MOS電路是集成電路制造的主導(dǎo)技術(shù)。通常MOS電路柵級絕緣層二氧化硅膜的厚度為0.07-0.15 m，典型值是0.1 m。即使二氧化硅膜材料的擊穿強度高達(dá)16Kv/m，但厚度只有0.1 m之薄，故可算出柵氧膜的理論擊穿電壓為U=16kV/m 0.1 10-6m=0.1kV，即100V 。

MOS電路對靜電放電的損傷最敏感。而在微電子器件及電子產(chǎn)品的生產(chǎn)、運輸和存儲過程中，所產(chǎn)生的靜電電壓遠(yuǎn)遠(yuǎn)超過其閾值，人體或器具上所帶靜電如不加以適度防護(hù)，很容易超過表中所列的低端電壓。

MOS器件柵氧化截面寬度的減小還將導(dǎo)致承受功率的降低。而且由于尺寸減小，使相應(yīng)的電容量減小，根據(jù)公式U=Q/C，在同樣的靜電荷水平情況下，如電容量C減小一倍，則靜電電壓U相應(yīng)增大一倍。于是擊穿的危險性更大，極易使器件和產(chǎn)品形成軟或硬損傷，造成失效，甚至嚴(yán)重影響產(chǎn)品質(zhì)量。

靜電防護(hù) 相關(guān)產(chǎn)品：超聲波加濕器